1234567891011121314151617 |
- #ifndef QCOM_PHY_QMP_PCS_PCIE_V4_20_H_
- #define QCOM_PHY_QMP_PCS_PCIE_V4_20_H_
- #define QPHY_V4_20_PCS_PCIE_EQ_CONFIG1 0x0a0
- #define QPHY_V4_20_PCS_PCIE_G3_RXEQEVAL_TIME 0x0f0
- #define QPHY_V4_20_PCS_PCIE_G4_RXEQEVAL_TIME 0x0f4
- #define QPHY_V4_20_PCS_PCIE_G4_EQ_CONFIG2 0x0fc
- #define QPHY_V4_20_PCS_PCIE_G4_EQ_CONFIG5 0x108
- #define QPHY_V4_20_PCS_LANE1_INSIG_SW_CTRL2 0x824
- #define QPHY_V4_20_PCS_LANE1_INSIG_MX_CTRL2 0x828
- #endif
|