axis,artpec6-clkctrl.h 967 B

1234567891011121314151617181920212223242526272829303132333435
  1. /* SPDX-License-Identifier: GPL-2.0-only */
  2. /*
  3. * ARTPEC-6 clock controller indexes
  4. *
  5. * Copyright 2016 Axis Communications AB.
  6. */
  7. #ifndef DT_BINDINGS_CLK_ARTPEC6_CLKCTRL_H
  8. #define DT_BINDINGS_CLK_ARTPEC6_CLKCTRL_H
  9. #define ARTPEC6_CLK_CPU 0
  10. #define ARTPEC6_CLK_CPU_PERIPH 1
  11. #define ARTPEC6_CLK_NAND_CLKA 2
  12. #define ARTPEC6_CLK_NAND_CLKB 3
  13. #define ARTPEC6_CLK_ETH_ACLK 4
  14. #define ARTPEC6_CLK_DMA_ACLK 5
  15. #define ARTPEC6_CLK_PTP_REF 6
  16. #define ARTPEC6_CLK_SD_PCLK 7
  17. #define ARTPEC6_CLK_SD_IMCLK 8
  18. #define ARTPEC6_CLK_I2S_HST 9
  19. #define ARTPEC6_CLK_I2S0_CLK 10
  20. #define ARTPEC6_CLK_I2S1_CLK 11
  21. #define ARTPEC6_CLK_UART_PCLK 12
  22. #define ARTPEC6_CLK_UART_REFCLK 13
  23. #define ARTPEC6_CLK_I2C 14
  24. #define ARTPEC6_CLK_SPI_PCLK 15
  25. #define ARTPEC6_CLK_SPI_SSPCLK 16
  26. #define ARTPEC6_CLK_SYS_TIMER 17
  27. #define ARTPEC6_CLK_FRACDIV_IN 18
  28. #define ARTPEC6_CLK_DBG_PCLK 19
  29. /* This must be the highest clock index plus one. */
  30. #define ARTPEC6_CLK_NUMCLOCKS 20
  31. #endif