manage.h 1.4 KB

1234567891011121314151617181920212223242526272829303132333435363738394041424344454647
  1. /* SPDX-License-Identifier: GPL-2.0 */
  2. /* Copyright(c) 1999 - 2018 Intel Corporation. */
  3. #ifndef _E1000E_MANAGE_H_
  4. #define _E1000E_MANAGE_H_
  5. bool e1000e_check_mng_mode_generic(struct e1000_hw *hw);
  6. bool e1000e_enable_tx_pkt_filtering(struct e1000_hw *hw);
  7. s32 e1000e_mng_write_dhcp_info(struct e1000_hw *hw, u8 *buffer, u16 length);
  8. bool e1000e_enable_mng_pass_thru(struct e1000_hw *hw);
  9. enum e1000_mng_mode {
  10. e1000_mng_mode_none = 0,
  11. e1000_mng_mode_asf,
  12. e1000_mng_mode_pt,
  13. e1000_mng_mode_ipmi,
  14. e1000_mng_mode_host_if_only
  15. };
  16. #define E1000_FACTPS_MNGCG 0x20000000
  17. #define E1000_FWSM_MODE_MASK 0xE
  18. #define E1000_FWSM_MODE_SHIFT 1
  19. #define E1000_MNG_IAMT_MODE 0x3
  20. #define E1000_MNG_DHCP_COOKIE_LENGTH 0x10
  21. #define E1000_MNG_DHCP_COOKIE_OFFSET 0x6F0
  22. #define E1000_MNG_DHCP_COMMAND_TIMEOUT 10
  23. #define E1000_MNG_DHCP_TX_PAYLOAD_CMD 64
  24. #define E1000_MNG_DHCP_COOKIE_STATUS_PARSING 0x1
  25. #define E1000_MNG_DHCP_COOKIE_STATUS_VLAN 0x2
  26. #define E1000_VFTA_ENTRY_SHIFT 5
  27. #define E1000_VFTA_ENTRY_MASK 0x7F
  28. #define E1000_VFTA_ENTRY_BIT_SHIFT_MASK 0x1F
  29. #define E1000_HICR_EN 0x01 /* Enable bit - RO */
  30. /* Driver sets this bit when done to put command in RAM */
  31. #define E1000_HICR_C 0x02
  32. #define E1000_HICR_SV 0x04 /* Status Validity */
  33. #define E1000_HICR_FW_RESET_ENABLE 0x40
  34. #define E1000_HICR_FW_RESET 0x80
  35. /* Intel(R) Active Management Technology signature */
  36. #define E1000_IAMT_SIGNATURE 0x544D4149
  37. #endif