|
@@ -1368,6 +1368,8 @@ static void __cam_csiphy_read_2phase_bist_debug_status(
|
|
struct csiphy_reg_t *csiphy_common_reg = NULL;
|
|
struct csiphy_reg_t *csiphy_common_reg = NULL;
|
|
void __iomem *csiphybase = NULL;
|
|
void __iomem *csiphybase = NULL;
|
|
|
|
|
|
|
|
+ csiphybase = csiphy_dev->soc_info.reg_map[0].mem_base;
|
|
|
|
+
|
|
for (i = 0; i < bist_status_arr_size; i++) {
|
|
for (i = 0; i < bist_status_arr_size; i++) {
|
|
csiphy_common_reg = &csiphy_dev->ctrl_reg->csiphy_bist_reg
|
|
csiphy_common_reg = &csiphy_dev->ctrl_reg->csiphy_bist_reg
|
|
->bist_status_err_check_arr[i];
|
|
->bist_status_err_check_arr[i];
|
|
@@ -1441,6 +1443,8 @@ static void __cam_csiphy_read_3phase_bist_debug_status(
|
|
struct csiphy_reg_t *csiphy_common_reg = NULL;
|
|
struct csiphy_reg_t *csiphy_common_reg = NULL;
|
|
void __iomem *csiphybase = NULL;
|
|
void __iomem *csiphybase = NULL;
|
|
|
|
|
|
|
|
+ csiphybase = csiphy_dev->soc_info.reg_map[0].mem_base;
|
|
|
|
+
|
|
for (i = 0; i < bist_status_arr_size; i++) {
|
|
for (i = 0; i < bist_status_arr_size; i++) {
|
|
csiphy_common_reg = &csiphy_dev->ctrl_reg->csiphy_bist_reg
|
|
csiphy_common_reg = &csiphy_dev->ctrl_reg->csiphy_bist_reg
|
|
->bist_status_err_check_arr[i];
|
|
->bist_status_err_check_arr[i];
|