cnss2: Add GCC register read for debugging

Read GCC spare register after SOC reset to check device
status.

Change-Id: If25d8e42fcf6921744b1907e1abd4ef16ac95148
CRs-Fixed: 3290178
This commit is contained in:
Naman Padhiar
2022-09-28 12:22:28 +05:30
committed by Madan Koyyalamudi
szülő 1296d41e40
commit 2d912a8ca2
2 fájl változott, egészen pontosan 52 új sor hozzáadva és 1 régi sor törölve

Fájl megtekintése

@@ -343,4 +343,7 @@
#define PCIE_SCRATCH_0_SOC_PCIE_REG 0x1E04040
#define PCIE_SCRATCH_1_SOC_PCIE_REG 0x1E04044
#define PCIE_SCRATCH_2_SOC_PCIE_REG 0x1E0405C
#define GCC_GCC_SPARE_REG_1 0x1E40310
#define GCC_PRE_ARES_DEBUG_TIMER_VAL 0x1E40270
#endif